Mạch Logic

Mạch giải mã decode

Mạch giải mã decode là một mạch logic tổ hợp khác được xây dựng từ các cổng logic riêng lẻ và hoàn toàn ngược lại với mạch của Bộ mã hóa.

Tên “Bộ giải mã” có nghĩa là dịch hoặc giải mã thông tin được mã hóa từ định dạng này sang định dạng khác, do đó, bộ giải mã nhị phân biến đổi tín hiệu đầu vào nhị phân “n” thành mã tương đương sử dụng 2n đầu ra .

Mạch giải mã decode là một loại thiết bị logic kỹ thuật số khác có đầu vào là mã 2 bit, 3 bit hoặc 4 bit tùy thuộc vào số dòng đầu vào dữ liệu, do đó, bộ giải mã có một bộ hai hoặc nhiều bit sẽ được định nghĩa là có một mã n -bit, và do đó có thể biểu diễn 2n giá trị có thể. Do đó, một bộ giải mã thường giải mã một giá trị nhị phân thành một giá trị không nhị phân bằng cách đặt chính xác một trong n đầu ra của nó thành logic “1”.

Nếu một Mạch giải mã decode nhận n đầu vào (thường được nhóm dưới dạng một số Nhị phân hoặc Boolean), nó sẽ kích hoạt một và chỉ một trong 2n đầu ra của nó dựa trên đầu vào đó với tất cả các đầu ra khác bị vô hiệu hóa.

Có thể bạn quan tâm

Vì vậy, ví dụ, một biến tần (  cổng NOT  ) có thể được phân loại là bộ giải mã nhị phân 1 đến 2 vì có thể có 1 đầu vào và 2 đầu ra (2 1 ) vì với đầu vào A, nó có thể tạo ra hai đầu ra A và A (not-A) như hình.

Sau đó, chúng ta có thể nói rằng bộ giải mã logic tổ hợp tiêu chuẩn là bộ giải mã n-to-m , trong đó m ≤ 2n và đầu ra của nó, Q chỉ phụ thuộc vào trạng thái đầu vào hiện tại của nó. Nói cách khác, Mạch giải mã decode xem xét các đầu vào hiện tại của nó, xác định mã nhị phân hoặc số nhị phân nào hiện diện ở các đầu vào của nó và chọn đầu ra thích hợp tương ứng với đầu vào nhị phân đó.

Một Binary Decoder chuyển đổi mã hóa đầu vào thành đầu ra mã, nơi mà các đầu vào và đầu ra mã khác nhau và bộ giải mã có sẵn để “giải mã” hoặc là một nhị phân hoặc BCD (8421 code) đầu vào mô hình để thường một mã đầu ra số thập phân. Các bộ giải mã BCD-to-Decimal thường có sẵn bao gồm TTL 7442 hoặc CMOS 4028. Nói chung, mã đầu ra của bộ giải mã thường có nhiều bit hơn mã đầu vào của nó và các mạch “Mạch giải mã decode” thực tế bao gồm, 2-4, 3-8 và các cấu hình từ 4 đến 16 dòng.

Ví dụ về bộ giải mã từ 2 đến 4 dòng cùng với bảng chân trị của nó được đưa ra như sau:

Mạch giải mã decode 2 – 4

Ví dụ đơn giản ở trên về Mạch giải mã decode 2 – 4 dòng bao gồm một mảng bốn cổng AND . 2 đầu vào nhị phân có nhãn A và B được giải mã thành một trong 4 đầu ra, do đó mô tả của Mạch giải mã decode 2 – 4. Mỗi đầu ra đại diện cho một trong các giá trị nhỏ nhất của 2 biến đầu vào, (mỗi đầu ra = một biến số nhỏ).

Các đầu vào nhị phân A và B xác định dòng đầu ra nào từ Q0 đến Q3 là “CAO” ở mức logic “1” trong khi các đầu ra còn lại được giữ “THẤP” ở mức logic “0” nên chỉ có một đầu ra có thể hoạt động (CAO) ở bất kỳ một lần. Do đó, bất kỳ dòng đầu ra nào là “CAO” xác định mã nhị phân có ở đầu vào, hay nói cách khác là “khử mã” đầu vào nhị phân.

Một số bộ giải mã nhị phân có một chân đầu vào bổ sung có nhãn “Bật” để điều khiển các đầu ra từ thiết bị. Đầu vào bổ sung này cho phép các đầu ra của bộ giải mã được bật “BẬT” hoặc “TẮT” theo yêu cầu. Các loại bộ giải mã nhị phân này thường được sử dụng làm “bộ giải mã địa chỉ bộ nhớ” trong các ứng dụng bộ nhớ vi xử lý.


Bộ giải mã nhị phân 74LS138

Chúng ta có thể nói rằng bộ giải mã nhị phân là một bộ phân kênh với một đường dữ liệu bổ sung được sử dụng để kích hoạt bộ giải mã. Một cách khác để xem xét mạch giải mã là coi đầu vào A , B và C là tín hiệu địa chỉ. Mỗi tổ hợp A , B hoặc C xác định một địa chỉ bộ nhớ duy nhất.

Chúng tôi đã thấy rằng bộ giải mã nhị phân 2- 4 dòng (TTL 74155) có thể được sử dụng để giải mã bất kỳ mã nhị phân 2 bit nào để cung cấp bốn đầu ra, một đầu ra cho mỗi kết hợp đầu vào có thể. Tuy nhiên, đôi khi yêu cầu phải có Bộ giải mã nhị phân với số lượng đầu ra lớn hơn số đầu ra có sẵn, vì vậy bằng cách thêm nhiều đầu vào hơn, bộ giải mã có thể cung cấp thêm 2 n đầu ra.

Vì vậy, ví dụ: một bộ giải mã có 3 đầu vào nhị phân (  n = 3  ), sẽ tạo ra một bộ giải mã 3-8 dòng (TTL 74138) và 4 đầu vào (  n = 4  ) sẽ tạo ra một bộ giải mã 4-16 dòng (TTL 74154) và như vậy. Nhưng một bộ giải mã cũng có thể có ít hơn 2n đầu ra chẳng hạn như bộ giải mã BCD đến bảy đoạn (TTL 7447) có 4 đầu vào và chỉ có 7 đầu ra hoạt động để điều khiển màn hình thay vì đầu ra 16 (2 4 ) đầy đủ như bạn muốn chờ đợi.

Ở đây, bộ giải mã nhị phân 4 (3 dữ liệu cộng với 1 cho phép)-16 dòng lớn hơn nhiều đã được thực hiện bằng cách sử dụng hai bộ giải mã 3 – 8 nhỏ hơn.

Cấu hình mạch giải mã decode 4 -16

Đầu vào A, B, C được sử dụng để chọn đầu ra trên một trong hai bộ giải mã sẽ ở mức logic “1” (CAO) và đầu vào D được sử dụng với đầu vào cho phép để chọn bộ mã hóa nào đầu tiên hoặc thứ hai sẽ xuất ra “1”.

Tuy nhiên, có giới hạn đối với số lượng đầu vào có thể được sử dụng cho một bộ giải mã cụ thể, bởi vì khi n tăng lên, số lượng cổng AND cần thiết để tạo ra đầu ra cũng trở nên lớn hơn dẫn đến quạt ra khỏi các cổng được sử dụng để điều khiển chúng trở nên lớn.

Loại bộ giải mã “CAO” đang hoạt động này có thể được thực hiện chỉ bằng Bộ biến tần , (  KHÔNG phải Cổng  ) và cổng  . Sẽ thuận tiện khi sử dụng cổng AND làm phần tử giải mã cơ bản cho đầu ra vì nó tạo ra đầu ra “CAO” hoặc logic “1” chỉ khi tất cả các đầu vào của nó là logic “1”.

Nhưng một số bộ giải mã nhị phân được xây dựng bằng cách sử dụng cổng NAND thay vì cổng AND cho đầu ra được giải mã của chúng, vì cổng NAND được sản xuất rẻ hơn AND vì chúng yêu cầu ít bóng bán dẫn hơn để triển khai trong thiết kế của chúng.

Việc sử dụng cổng NAND làm phần tử giải mã, dẫn đến kết quả đầu ra đang hoạt động- “THẤP” trong khi phần còn lại sẽ là “CAO”. Vì một cổng NAND tạo ra hoạt động AND với đầu ra đảo ngược, bộ giải mã NAND trông giống như thế này với bảng chân trị đảo ngược của nó.

Bộ giải mã nhị phân NAND 2-4

Sau đó, đối với bộ giải mã NAND , chỉ một đầu ra có thể THẤP và bằng mức logic “0” tại bất kỳ thời điểm nào, với tất cả các đầu ra khác là CAO ở mức logic “1”.

Bộ giải mã cũng có sẵn với một chân đầu vào bổ sung “Bật” cho phép đầu ra được giải mã “BẬT” hoặc “TẮT” bằng cách áp dụng logic “1” hoặc logic “0” tương ứng cho nó. Vì vậy, ví dụ, khi cho phép đầu vào đang ở mức logic “0”, (EN = 0) tất cả các kết quả đầu ra là “OFF” ở logic “0” (đối với cổng AND) không phụ thuộc vào trạng thái của các đầu vào A và B .

Nói chung để thực hiện chức năng cho phép này 2-input  hay cổng  NAND được thay thế bằng 3 đầu vào AND hoặc cổng  NAND. Chân đầu vào bổ sung đại diện cho chức năng bật.

Bộ giải mã địa chỉ bộ nhớ

Bộ giải mã nhị phân thường được sử dụng nhiều nhất trong các hệ thống kỹ thuật số phức tạp hơn để truy cập vào một vị trí bộ nhớ cụ thể dựa trên “địa chỉ” được tạo ra bởi một thiết bị máy tính. Trong các hệ thống vi xử lý hiện đại, dung lượng bộ nhớ cần thiết có thể khá cao và thường chỉ có nhiều hơn một chip nhớ đơn lẻ.

Một phương pháp để khắc phục vấn đề này là kết nối nhiều chip nhớ riêng lẻ với nhau và đọc dữ liệu trên một “Bus dữ liệu” chung. Để ngăn dữ liệu được “đọc” từ mỗi chip nhớ cùng một lúc, mỗi chip nhớ được chọn riêng lẻ tại một thời điểm và quá trình này được gọi là Giải mã địa chỉ .

Trong loại ứng dụng này, địa chỉ đại diện cho đầu vào dữ liệu được mã hóa và đầu ra là các tín hiệu chọn phần tử bộ nhớ cụ thể. Mỗi chip nhớ có một đầu vào gọi là Chip Select hoặc CS được sử dụng bởi MPU (đơn vị vi xử lý) để chọn chip nhớ thích hợp khi được yêu cầu. Nói chung, logic “1” trên đầu vào chọn chip ( CS ) sẽ chọn thiết bị nhớ trong khi logic “0” trên đầu vào bỏ chọn nó.

Vì vậy, bằng cách chọn hoặc bỏ chọn từng chip một, cho phép chúng ta chọn thiết bị địa chỉ bộ nhớ chính xác cho một vị trí địa chỉ cụ thể. Ưu điểm của giải mã địa chỉ là khi chúng ta chỉ định một địa chỉ bộ nhớ cụ thể, vị trí bộ nhớ tương ứng CHỈ tồn tại trong một trong các chip.

Ví dụ, Giả sử chúng ta có một hệ thống vi xử lý rất đơn giản với chỉ 1Kb (một nghìn byte) bộ nhớ RAM và có sẵn 10 dòng địa chỉ bộ nhớ. Bộ nhớ bao gồm các thiết bị 128 × 8-bit (128 × 8 = 1024 byte) và đối với 1Kb, chúng ta sẽ cần 8 chip nhớ riêng lẻ nhưng để chọn đúng chip nhớ, chúng ta cũng sẽ yêu cầu bộ giải mã nhị phân 3 đến 8 dòng như hình bên dưới.

Giải mã địa chỉ bộ nhớ

Bộ giải mã nhị phân chỉ yêu cầu 3 dòng địa chỉ, ( 0 đến 2 ) để chọn mỗi chip trong số 8 chip (phần dưới của địa chỉ), trong khi 8 dòng địa chỉ còn lại ( 3 đến 10 ) chọn đúng bộ nhớ vị trí trên chip đó (phần trên của địa chỉ).

Sau khi chọn một vị trí bộ nhớ bằng cách sử dụng bus địa chỉ, thông tin tại vị trí bộ nhớ trong cụ thể sẽ được gửi đến một “Data Bus” chung để bộ vi xử lý sử dụng. Tất nhiên đây là một ví dụ đơn giản nhưng các nguyên tắc vẫn giữ nguyên cho tất cả các loại chip hoặc mô-đun bộ nhớ.

Mạch giải mã decode là thiết bị rất hữu ích để chuyển đổi định dạng kỹ thuật số này sang định dạng kỹ thuật số khác, chẳng hạn như dữ liệu loại nhị phân hoặc BCD thành thập phân hoặc bát phân, v.v. và IC giải mã thường có sẵn là bộ giải mã nhị phân 3-to-8 dòng TTL 74LS138 hoặc 74ALS154 4-to- Bộ giải mã 16 dòng. Chúng cũng rất hữu ích để giao tiếp với màn hình 7 đoạn chẳng hạn như TTL 74LS47 mà chúng ta sẽ xem xét trong hướng dẫn tiếp theo.

Trả lời

Email của bạn sẽ không được hiển thị công khai. Các trường bắt buộc được đánh dấu *

Back to top button